信息学院承担的“SOC中32位数字信号处理器芯片开发和设计平台技术研究”的课题，属于国家863超大规模集成电路设计重大专项，从2002年9月开始立项，2004年3月20日经过863专家组验收。
内部简称MD32的芯片设计采用了多媒体增强的RISC/DSP混合体系结构。指令集结构包括RISC指令、DSP指令、SIMD媒体指令三部分。RISC指令与MIPS I指令在机器码级相兼容，DSP指令面向通用数字信号处理、SIMD媒体指令采用单指令多数据流方式增强媒体处理能力。课题组自行研发了集成开发环境，包括指令集仿真器、汇编器和编译器等系统软件，并研制了仿真测试软硬件平台。芯片现已通过实时操作系统Iota测试，指令覆盖随机测试和MPEG音视频解码测试。
命名为“浙大数芯” 的MD32处理器芯片在我校老一辈科技工作者的领导和支持下，信息学院信电系SOC研发团队30多位老师和同学的共同努力下，在台积电一次流片成功。
“浙大数芯”采用6级流水， 64位分裂式ALU，支持单周期32位MAC, 支持单周期4并行16位乘加运算。该芯片采用六层0.18 um CMOS工艺，片上存储器包括32K字节 cache，16K字节双端口数据片上SRAM。硅片面积4mm×4mm，共480万个晶体管。常温标称电压下工作频率可达320MHz，在实验室条件下该芯片的最大工作频率现已达420MHz。
“浙大数芯”现已申请5项发明专利，课题组成员现已发表相关论文10余篇，其中2篇被SCI收录。
信息学院
内部简称MD32的芯片设计采用了多媒体增强的RISC/DSP混合体系结构。指令集结构包括RISC指令、DSP指令、SIMD媒体指令三部分。RISC指令与MIPS I指令在机器码级相兼容，DSP指令面向通用数字信号处理、SIMD媒体指令采用单指令多数据流方式增强媒体处理能力。课题组自行研发了集成开发环境，包括指令集仿真器、汇编器和编译器等系统软件，并研制了仿真测试软硬件平台。芯片现已通过实时操作系统Iota测试，指令覆盖随机测试和MPEG音视频解码测试。
命名为“浙大数芯” 的MD32处理器芯片在我校老一辈科技工作者的领导和支持下，信息学院信电系SOC研发团队30多位老师和同学的共同努力下，在台积电一次流片成功。
“浙大数芯”采用6级流水， 64位分裂式ALU，支持单周期32位MAC, 支持单周期4并行16位乘加运算。该芯片采用六层0.18 um CMOS工艺，片上存储器包括32K字节 cache，16K字节双端口数据片上SRAM。硅片面积4mm×4mm，共480万个晶体管。常温标称电压下工作频率可达320MHz，在实验室条件下该芯片的最大工作频率现已达420MHz。
“浙大数芯”现已申请5项发明专利，课题组成员现已发表相关论文10余篇，其中2篇被SCI收录。
信息学院